元器件交易网-中发网全新升级平台
关注我们:
首页 > 解决方案 > 正文

工程师EMC应用设计宝典

  工程师在进行电子设计方案过程中越来越不能忽视EMC/EMI规范化设计了,它需要工程师在设计之初就进行严格把关!在产品结构方案设计阶段,主要针对产品需要满足EMC法规标准,对产品采用什么屏蔽设计方案、选择什么屏蔽材料,以及材料的厚度提出设计方案,另外对屏蔽体之间的搭接设计,缝隙设计考虑,同时重点考虑接口连接器与结构件的配合。

       规律一、EMC费效比关系规律: EMC问题越早考虑、越早解决,费用越小、效果越好。

  在新产品研发阶段就进行EMC设计,比等到产品EMC测试不合格才进行改进,费用可以大大节省,效率可以大大提高;反之,效率就会大大降低,费用就会大大增加。

  经验告诉我们,在功能设计的同时进行EMC设计,到样板、样机完成则通过EMC测试,是最省时间和最有经济效益的。相反,产品研发阶段不考虑EMC,投产以后发现EMC不合格才进行改进,非但技术上带来很大难度、而且返工必然带来费用和时间的大大浪费,甚至由于涉及到结构设计、PCB设计的缺陷,无法实施改进措施,导致产品不能上市。

  规律二、高频电流环路面积S越大, EMI辐射越严重。

  高频信号电流流经电感最小路径。当频率较高时,一般走线电抗大于电阻,连线对高频信号就是电感,串联电感引起辐射。电磁辐射大多是EUT被测设备上的高频电流环路产生的,最恶劣的情况就是开路之天线形式。对应处理方法就是减少、减短连线,减小高频电流回路面积,尽量消除任何非正常工作需要的天线,如不连续的布线或有天线效应之元器件过长的插脚。

  减少辐射骚扰或提高射频辐射抗干扰能力的最重要任务之一,就是想方设法减小高频电流环路面积S。

  规律三、环路电流频率f越高,引起的EMI辐射越严重,电磁辐射场强随电流频率f的平方成正比增大。减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之二,就是想方设法减小骚扰源高频电流频率f,即减小骚扰电磁波的频率f。

  二、电磁兼容(EMC)元器件的正确选型和应用技巧

  我们通过一些图片,直观的系统的回顾电磁兼容的含义、电磁干扰的三要素以及抑制电磁干扰的原理。再根据EMC设计原理和元器件不同的结构特点,主要讲解不同元器件在EMC设计中的选择及应用技巧,对EMC设计具有指导作用。

  电磁兼容的定义

  电磁干扰的三要素

  抑制电磁干扰的原理

  EMC主要解决方法 预防比屏蔽更加有效

  电磁兼容性元器件是解决电磁干扰发射和电磁敏感度问题的关键,正确选择和使用这些元器件是做好电磁兼容性设计的前提。因此,我们必须深入掌握这些元器件,这样才有可能设计出符合标准要求、性能价格比最优的电子、电气产品。而每一种电子元件都有它各自的特性,因此,要求在设计时仔细考虑。接下来我们将讨论一些常见的用来减少或抑制电磁兼容性的电子元件和电路设计技术。

  元件组

  有两种基本的电子元件组:有引脚的和无引脚的元件。有引脚线元件有寄生效果,尤其在高频时。该引脚形成了一个小电感,大约是1nH/mm/引脚。引脚的末端也能产生一个小电容性的效应,大约有4pF。因此,引脚的长度应尽可能的短。与有引脚的元件相比,无引脚且表面贴装的元件的寄生效果要小一些。其典型值为:0.5nH的寄生电感和约0.3pF的终端电容

  从电磁兼容性的观点看,表面贴装元件效果最好,其次是放射状引脚元件,最后是轴向平行引脚的元件。

  一、EMC元件之电容

  在EMC设计中,电容是应用最广泛的元件之一,主要用于构成各种低通滤波器或用作去耦电容和旁路电容。大量实践表明:在EMC设计中,恰当选择与使用电容,不仅可解决许多EMI问题,而且能充分体现效果良好、价格低廉、使用方便的优点。若电容的选择或使用不当,则可能根本达不到预期的目的,甚至会加剧 EMI程度。

  从理论上讲,电容的容量越大,容抗就越小,滤波效果就越好。一些人也有这种习惯认识。但是,容量大的电容一般寄生电感也大,自谐振频率低(如典型的陶瓷电容,0.1μF的f0=5 MHz,0.01μF的f0=15 MHz,0.001μF的f0=50 MHz),对高频噪声的去耦效果差,甚至根本起不到去耦作用。分立元件的滤波器频率超过10 MHz时,将开始失去性能。元件的物理尺寸越大,转折点频率越低。这些问题可以通过选择特殊结构的电容来解决。

  贴片电容的寄生电感几乎为零,总的电感也可以减小到元件本身的电感,通常只是传统电容寄生电感的1/3~1/5,自谐振频率可达同样容量的带引线电容的2倍(也有资料说可达10倍),是射频应用的理想选择。

  传统上,射频应用一般选择瓷片电容。但在实践中,超小型聚脂或聚苯乙烯薄膜电容也是适用的,因为它们的尺寸与瓷片电容相当。

  三端电容能将小瓷片电容频率范围从50 MHz以下拓展到200 MHz以上,这对抑制VHF频段的噪声是很有用的。要在VHF或更高的频段获得更好的滤波效果,特别是保护屏蔽体不被穿透,必须使用馈通电容。

  二、EMC元件之电感

  电感是一种可以将磁场和电场联系起来的元件,其固有的、可以与磁场互相作用的能力使其潜在地比其他元件更为敏感。和电容类似,聪明地使用电感也能解决许多 EMC问题。下面是两种基本类型的电感:开环和闭环。它们的不同在于内部的磁场环。在开环设计中,磁场通过空气闭合;而闭环设计中,磁场通过磁芯完成磁路,如下图所示。

  电感中的磁场

  电感比起电容一个优点是它没有寄生感抗,因此其表面贴装类型和引线类型没有什么差别。

  开环电感的磁场穿过空气,这将引起辐射并带来电磁干扰(EMI)问题。在选择开环电感时,绕轴式比棒式或螺线管式更好,因为这样磁场将被控制在磁芯(即磁体内的局部磁场)。

 

  开环电感

  对闭环电感来说,磁场被完全控制在磁心,因此在电路设计中这种类型的电感更理想,当然它们也比较昂贵。螺旋环状的闭环电感的一个优点是:它不仅将磁环控制在磁心,还可以自行消除所有外来的附带场辐射。

  电感的磁芯材料主要有两种类型:铁和铁氧体。铁磁芯电感用于低频场合(几十KHz),而铁氧体磁芯电感用于高频场合(到MHz)。因此铁氧体磁芯电感更适合于EMC应用。

  在EMC应用中特别使用了两种特殊的电感类型:铁氧体磁珠和铁氧体磁夹。铁和铁氧体可作电感磁芯骨架。铁芯电感常应用于低频场合(几十KHz),而铁氧体芯电感常应用于高频场合(MHz)。所以铁氧芯感应体更适合于EMC应用。

  三、滤波器结构的选择

  EMC设计中的滤波器通常指由L,C构成的低通滤波器。不同结构的滤波器的主要区别之一,是其中的电容与电感的联接方式不同。滤波器的有效性不仅与其结构有关,而且还与联结的网络的阻抗有关。如单个电容的滤波器在高阻抗电路中效果很好,而在低阻抗电路中效果很差。

  滤波器分类(基于功能)

  滤波器分类(基于结构)

  滤波器选型

  四、EMC元件之磁珠

  磁珠由氧磁体组成,电感由磁心和线圈组成,磁珠把交流信号转化为热能,电感把交流存储起来,缓慢的释放出去。

  磁珠工作原理

  磁珠选型

  磁珠的电路符号就是电感但是型号上可以看出使用的是磁珠在电路功能上,磁珠和电感是原理相同的,只是频率特性不同罢了。

  电感是储能元件,而磁珠是能量转换(消耗)器件。电感多用于电源滤波回路,侧重于抑止传导性干扰;磁珠多用于信号回路,主要用于EMI方面。磁珠用来吸收超高频信号,象一些RF电路,PLL,振荡电路,含超高频存储器电路(DDR,SDRAM,RAMBUS等)都需要在电源输入部分加磁珠,而电感是一种储能元件,用在LC振荡电路、中低频的滤波电路等,其应用频率范围很少超过50MHz。

  五、EMC元件之二极管

  二极管是最简单的半导体器件。由于其独特的特性,某些二极管有助于解决并防止与EMC相关的一些问题。

  六、模拟与逻辑有源器件的选用

  电磁干扰发射和电磁敏感度的关键是模拟与逻辑有源器件的选用。必须注意有源器件固有的敏感特性和电磁发射特性。

  有源器件可分为调谐器件和基本频带器件。调谐器件起带通元件作用,其频率特性包括:中心频率、带宽、选择性和带外乱真响应;基本领带器件起低通元件作用,其频率特性包括:截止频率、通带特性、带外抑制特性和乱真响应。此外还有输入阻抗特性和输入端的平衡不平衡特性等。

  模拟器 申。感、吸纳的电流以及电流的传输时间。电压的瞬变由下面的公式所定义:

  式中,L是电流传输路径上电感的值;dj表示信号上升时间间隔内电流的变化;dz表示d流的传输时间(信号的上升时间)的变化。

  由于IC管脚以及内部电路都是电源总线的一部分,而且吸纳电流和输出信号的上于时间也在一定程度上取决于汇的工艺技术,因此选择合适的汇就可以在很大程度上控伟上述公式中提到的三个要素。

  封装特征在电磁干扰控制中的作用

  IC封装通常包括硅基芯片、一个小型的内部PCB以及焊盘。硅基芯片安装在小型64PCB上,通过绑定线实现硅基芯片与焊盘之间的连接,在某些封装中也可以实现直接连接小型PCB实现硅基芯片上的信号和电源与汇封装上的对应管脚之间的连接,这样就实到了硅基芯片上信号和电源节点的对外延伸。因此,该汇的电源和信号的传输路径包括馅基芯片、与小型PCB之间的连线、PCB走线以及汇封装的输入和输出管脚。对电容和宅感(对应于电场和磁场)控制的好坏在很大程度上取决于整个传输路径设计的好坏,某些设计特征将直接影响整个IC芯片封装的电容和电感。

  先看硅基芯片与内部小电路板之间的连接方式。许多的汇芯片都采用绑定线来实颈硅基芯片与内部小电路板之间的连接,这是一种在硅基芯片与内部小电路板之间的极细6t电线。这种技术之所以应用广泛是因为硅基芯片和内部小电路板的热胀系数(CU)相近‘芯片本身是一种硅基器件,其热胀系数与典型的PCB材料(如环氧树脂)的热胀系数有相大的差别。如:果硅基芯片的电气连接点直接安装在内部小PCB上的话,那么在一段相对较短的时间之后,IC封装内部温度的变化导致热胀冷缩,这种方式的连接就会因为断裂而失效。绑定线是一种适应这种特殊环境的引线方式,它可以承受较大负荷的弯曲变形而不容易断裂。

  采用绑定线的问题在于,每一个信号或者电源线的电流环路面积的增加将导致电感值升高。获得较低电感值的优良设计就是实现硅基芯片与内部PCB之间的直接连接,也就是说硅基芯片的连接点直接联结在PCB的焊盘上。这就要求选择使用一种特殊的PCB板基材料,这种材料应该具有极低的热膨胀系数。而选择这种材料将导致汇芯片整体成本的增加,因而采用这种工艺技术的芯片并不常见,但是只要这种将硅基芯片与载体PCB直接连接的IC存在:并且在设计方案中可行,那么采用这样的IC器件就是较好的选择。

  一般来说,在汇封装设计中,降低电感并且增大信号与对应回路之间或者电源与地之间电容是选择集成电路芯片过程的首要考虑因素。举例来说,小间距的表面贴装与大间距的表面贴装:工艺相比,应该优先考虑选择采用小间距的表面贴装工艺封装的汇芯片,而这两种类型的表面贴装工艺封装的IC芯片都优于过孔引线类型的封装。BGA封装的汇芯片同任何常用的封装类型相比具有最低的引线电感。从电容和电感控制的角度来看,小型的封装和更细的间距通常总是代表性能的提高。

  引线结构设计的一个重要特征是管脚的分配。由于电感和电容值的大小都取决于信号或者是电源与返回路径之间的接近程度,因此要考虑足够多的返回路径。

  电源管脚和地管脚应该成对分配,每一个电源管脚都应该有对应的地管脚相邻分布,而且在这种引线结构中应该分配多个电源管脚和地管脚对。这两方面的特征都将极大地降低电源和地之间的环路电感,有助于减少电源总线上的电压瞬变,从而降低EAdI。由于习惯上的原因,现在市场上的许多汇芯片并没有完全遵循上述设计规则,但IC设计和生产厂商都深刻理解这种设计方法的优点,因而在新的IC芯片设计和发布时IC厂商更关注电源的连接。

  理想情况下,需要为每一个信号管脚都分配一个相邻的信号返回管脚(如地管脚)。实际情况并非如此,众多的IC厂商是采用其他折中方法。在BGA封装中,一种行之有效的设计方法是在每组八个信号管脚的中心设置一个信号的返回管脚,在这种管脚排列方式下,每一个信号与信号返回路径之间仅相差一个管脚的距离。而对于四方扁平封装(QFP)或者其他鸥翼(gullw切g)型封装形式的IC来说,在信号组的中心放置一个信号的返回路径是不现实的,即便这样也必须保证每隔4到6个管脚就放置一个信号返回管脚。需要注意的是,不同的汇工艺技术可能采用不同的信号返回电压。有的IC使用地管脚(如TIL器件)作为信号的返回路径,而有的IC则使用电源管脚(如绝大多数的ECI‘器件)作为信号的返回路径,也有的IC同时使用电源管脚和地管脚(比如大多数的CMoS器件)作为信号的返回路径。因此设计工程师必须熟悉设计中使用的IC芯片逻辑系列,了解它们的相关工作情况。

  IC芯片中电源和地管脚的合理分布不仅能够降低EMI,而且可以极大地改善地弹反射(ground boltnce)效果。当驱动传输线的器件试图将传输线下拉到逻辑低时,地弹反射却仍然维持该传输线在逻辑低闭值电平之上,地弹反射可能导致电路的失效或者出现故障。

  IC封装中另一个需要关注的重要问题是芯片内部的PCB设计,内部PCB通常也是IC封装中最大的组成部分,在内部PCB设计时如果能够实现电容和电感的严格控制,将极大地改善系统的整体EMI性能。如果这是一个两层的PCB板,至少要求PCB板的一面为连续的地平面层,PCB板的另一面是电源和信号的布线层。更理想的情况是四层的PCB板,中间的两层分别是电源和地平面层,外面的两层作为信号的布线层。由于汇封装内部的PCB通常都非常薄,四层板结构的设计将引出两个高电容、低电感的布线层,它特别适合于电源分配以及需要严格控制的进出该封装的输入输出信号。低阻抗的平面层可以极大地降低电源总线亡的电压瞬变,从而极大地改善EMI性能。

扫描左侧的二维码

科技圈最新动态一手掌握
每日砸蛋,中奖率100%