描述
74HC595是硅结构的CMOS器件， 兼容低电压TTL电路，遵守JEDEC标准。 74HC595是具有8位移位寄存器和一个存储器，三态输出功能。 移位寄存器和存储器是分别的时钟。 数据在SHcp的上升沿输入到移位寄存器中，在STcp的上升沿输入到存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。 移位寄存器有一个串行移位输入(Ds)，和一个串行输出(Q7’),和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时(为低电平)，存储寄存器的数据输出到总线。
8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。
将串行输入的8位数字，转变为并行输出的8位数字，例如控制一个8位数码管，将不会有闪烁。
特点 8位串行输入 /8位串行或并行输出 存储状态寄存器，三种状态
输出寄存器(三态输出：就是具有高电平、低电平和高阻抗三种输出状态的门电路。)可以直接清除 100MHz的移位频率
输出能力 并行输出，总线驱动; 串行输出;标准中等规模集成电路
595移位寄存器有一个串行移位输入(Ds)，和一个串行输出(Q7’),和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时(为低电平)，存储寄存器的数据输出到总线。
参考数据
Cpd决定动态的能耗，
Pd=Cpd×VCC×f1+∑(CL×VCC^2×f0);
F1=输入频率，CL=输出电容 f0=输出频率(MHz) Vcc=电源电压;
引脚说明
符号 引脚 描述
Q0…Q7 第15脚， 1， 7 并行数据输出
GND 第8脚 地
Q7’ 第9脚 串行数据输出
MR 第10脚 主复位(低电平)
SHCP 第11脚 移位寄存器时钟输入
STCP 第12脚 存储寄存器时钟输入
OE 第13脚 输出有效(低电平)
DS 第14脚 串行数据输入
VCC 第16脚 电源
版权所有