TMS320C6416的硬件结构如图1所示。内部包括一个DSP内核、一级数据Cache、一级程序Cache、二级存储器、增强型DMA控制器（EDMA）、Vterbi译码协处理器（VCP）、Turbo译码协处理器（TCP）；对外接口包括两个外部存储器接口（EMIFA和EMIFB）、主机接口（HPI）、PCI接口、UTOPIA接口、多通道缓冲串口（McBSP）。
TMS320C6416功能图
DSP内核采用超长指令字（VLIW）体系结构，有8个功能单元、64个32bit通用寄存器。一个时钟周期同时执行8条指令，运算能力可达到 4800MIPS（每秒百万条指令），支持8/16/32/64bit的数据类型。两个乘法累加单元一个时钟周期可同时执行4组16×16bit乘法或8 组8×8bit乘法，每个功能单元在硬件上都增加了附加功能，增强了指令集的正交性。除此之外还增加了一些指令用以削减代码长度和增加寄存器的灵活性。 TMS320C6416以后版本的主频可升级到1.1GHz。
为使数据能保持对超快速DSP内核的供给，TMS320C6416采用了两级超高速缓存器，即16Kbyte的一级数据Cache、16Kbyte的一级程序Cache和1024Kbyte的数据和程序统一内存。为了达到更大的扩展，1024Kbyte内存中的256Kbyte存储空间可设置用作二级Cache。
TMS320C6416的存储器接口提供了到SDRAM、SBSRAM、异步器件如SRAM/ROM等存储器的无终接口，也可连接到外部I/O器件。存储器接口有EMIFA和EMIFB，其中EMIFA接口有64bit宽的数据总线，可连接64/32/16/8bit的器件；EMIFB接口有16bit宽的数据总线，可连接16/8bit的器件。一般情况下，EMIFA接口连接外部存储器（如SDRAM），EMIFB接口连接外部I/O器件（如FPGA）。
HPI是一个16/32Bit宽的异步并行接口，外部主机通过它可直接访问DSP的地址空间，也可向DSP加载程序。HPI接口支持16bit宽的数据总线和32bit宽的数据总线两种模式，两者均工作在异步从方式。
在TMS320C6416 中，增加了一个PCI接口，使得DSP很容易通过PCI接口无缝连接到一个具有PCI功能的外部主CPU上。PCI接口符合PCI2.2规范；具有PCI 主/从功能；支持32bit宽的地址和数据复用总线；工作频率最高为33MHz；外部主机可通过PCI接口访问DSP内部所有地址空间，向DSP加载程序；DSP也可通过该接口访问外部PCI存储空间。PCI接口和HPI接口共用相同的管脚，因此实际设计时两者只能选一个。
在TMS320C6416 中，还增加了一个UTOPIA接口，它支持UTOPIA II规范，发送数据总线和接收数据总线均为8bit宽，工作频率最高可达50MHz。UTOPIA接口作为ATM控制器的从方，在ATM层器件和物理层器件之间提供了一个标准的硬件接口。由于TMS320C6416内部没有专用的硬件模块处理ATM适应层功能，因此ATM适应层功能应该由DSP软件来实现。
另外，TMS320C6416还有三个多通道缓冲串口（McBSP），工作频率最高可达100MHz。其中McBSP1串口和UTOPIA接口复用，McBSP2串口和PCI的EEPROM接口复用，使用时要注意。
由于TMS320C6416采用了新型芯片制造工艺，I/O电压为3.3V，内核电压仅为1.2V。当时钟频率为600MHz时，DSP的最大功耗小于1.6W。
TMS320C6203 现已用在大多数无线设备制造商的3G基站设计中。为了在低功耗和低成本下具有更大的通道密度，这些厂商需重新设计他们的设备。而TMS320C6416目标代码与TMS320C6203兼容，软件移值方便，再加上TMS320C6416具有的强大处理能力和低功耗特性，目前已有很多无线设备制造商打算在 3G基站设计中采用TMS320C6416。
TMS320C6203 PDF资料下载：http://pdf.cecb2b.com/TI_TMS320C6416_9720568_d.html
版权所有