台积电成功开发28纳米低耗电制程 明年量产

    台积电(T半导体)宣布成功开发28纳米低耗电技术，同时配合双/三闸极氧化层(dual/triple gate oxide)制程，将32纳米制程所使用的氮氧化硅(Silicon Oxynitride，SiON)/多晶硅(poly Si)材料延伸至28纳米制程，使得电容可以持续往先进制程技术推进。

    此一制程技术的优势还包括高密度与低Vcc_min六晶体管SRAM组件、低漏电晶体管、已通过验证的传统模拟/射频/电子熔线(analog/RF/electrical fuse)组件、低电阻-导线延迟(low-RC)的低介电质铜SMC(Cu-low-k interconnect)。此项成果并在近日于日本京都举行的2009超大规模集成电路技术及组件技术研讨会上发表。

    该篇论文中并指出，使用28纳米双/三闸极氧化层系统单芯片技术所产出的64Mb SRAM良率十分优异。此一SRAM的组件尺寸为0.127平方微米，芯片闸密度达每平方公厘390万个闸。在SRAM Vcc_min、电子熔线及模拟领域的优异表现足以证明此制程技术的可制造性。

    此一领先的制程技术再次展现台积公司在低耗电、高效能制程采用氮氧化硅/多晶硅材料，提供客户深具成本效益解决方案的承诺及能力。在这篇论文中，藉由应变硅与氧化层厚度最佳化的氮氧化硅材料所产出的晶体管，与前一世代的45纳米制程技术相较，不但速度提高25~40%，操作功耗减少30~50%，还拥有低待机及低操作功耗的优势。

    台积电早在2008年9月即宣布将28纳米制程定位为全世代(Full Node)制程，提供客户使用具能源效率的高效能及低耗电制程技术，并预计于2010年初开始生产。该公司预计将依照原定时程提供客户28纳米技术平台。