3D NAND技术的转换促进产业洗牌战 三星/英特尔/东芝各有应对招数

NAND Flash产业在传统的Floating Gate架构面临瓶颈后，正式转进3D NAND Flash时代，目前三星电子（Samsung Electronics）、东芝（Toshiba）的3D NAND技术最早都是源自于飞索（Spansion）的Charge Trap架构，唯一例外的是英特尔（Intel）和美光（Micron）仍是延续传统FloaTIng Gate架构，但从64层技术开始，也都会转成Charge Trap架构。

技术转换往往会带给产业新一轮的洗牌战，跟不上脚步的制造商可能会从云端摔下，但也给新的供应商加入战局的机会，这次传统FloaTIng Gate架构转换至Charge Trap架构，给了大陆加入NAND Flash技术开发行列的一张门票，尤其是Charge Trap始祖飞索很早就与大陆合作，双方的合作是顺水推舟，从NOR Flash一路合作到Charge Trap架构的3D NAND技术。

各家半导体大厂的3D NAND技术早已如火如荼在开发中，目前进入32层堆叠技术，业界都认为2017年下半是3D NAND产能大量开出之时，目前看来时间点是对的，但各家半导体大场面临的考验恐怕会比预期艰钜数倍。

过去平面NAND Flash芯片朝两方面前进，一是陆续有SLC、MLC、TLC型NAND Flash芯片的演进来提高储存容量并降低成本；二是制程技术不断往前，目前已经进入18/16/15纳米制程，但无法否认的是，技术前进的同时，其NAND Flash的氧化层越薄，芯片可靠性是递减的，因此需要用额外的方式来增强效能，这又使得成本提升，因此，平面NAND Flash技术已无法满足市场需求，开始进入3D NAND时代。

进入3D NAND技术后，制程技术的演进成为其次，堆叠层数才是重点，层数越高会使储存容量越大。不过，当堆叠层数越高时，各层对准的技术就很困难，定位技术必须做的好，因为堆越高会越难对准。

三星曾对外表示，不久将来会看到100层堆叠的技术出现。根据业界进度，2017年3D NAND技术会到80层，2020年到100层，至于3D NAND技术的堆叠极限在哪里里，各界也有不同的看法，有人甚至认为可堆到200层，但以目前技术挑战而言，真的堆叠到200层，恐怕对准的精准度是很大考验，可能良率也不见得太好，即使是2020年到100层，恐怕难度都很高。

三星在3D NAND技术世代上仍是龙头厂，是全球第一家量产3D NAND技术的半导体厂，技术演进也最扎实。三星在2013年推出24层叠的3D NAND芯片，之后32层堆叠、48层堆叠的芯片陆续问世。

三星计划今年第4季转进第四代64层堆叠技术的3D NAND芯片，估计每片晶圆的储存容量再提高30%，意味成本持续下降，三星也对外指出，100层堆叠以上的技术不是梦。

东芝的3D NAND技术喊话也相当积极，原本号称要比三星更早量产64层堆叠技术的3D NAND芯片，但目前来看并未达阵。

三星的3D NAND技术为3D V-NAND，而东芝（Toshiba）和新帝（SanDisk）合作开发的3D NAND技术为BiCS，或是称P-BiCS（Pipe-shaped Bit Cost Scalable），无论是三三星的3D V-NAND架构或是东芝的BiCS架构，都是源自于Charge Trap Flash（CTF）技术。

目前所有开发3D NAND的存储器大厂中，只有英特尔和美光阵营不是用Charge Trap技术，该阵营在32层技术的技术仍是沿用FloaTIng Gate技术，应该是基于对于传统FloaTIng Gate既济的高掌握度和成本考量。

举例，英特尔和美光推出的第一款3D NAND虽然是用Floating Gate技术生产，但其MLC型NAND Flash核心容量就有256Gb，而TLC型可以做到384Gb，是目前TLC型3D NAND中储存容量最大的。

英特尔和美光48层堆叠、容量32GB的3D NAND已经推出，体积和尺寸都比上一代小，效能更是提升，未来也会朝第二代64层的3D NAND技术迈进。

值得注意的是，英特尔和美光阵营从64层堆叠技术开始，会转用Charge Trap技术，未来应该都是此架构。

此外，英特尔除了3D NAND技术外，也开发新型的3D XPoint快闪存储器，属于自成一格的技术派别，也让外界揣测，英特尔在下世代的NAND Flash技术上，是否有意陆续和美光画下界线。

英特尔的3D XPoint快闪存储器问世时，引发整个半导体业界的讨论，因为当时英特尔释出的信息并不多，但陆续得知，3D XPoint快闪存储器其实是PCM相变化存储器的一种，不但可取代NAND Flash，也有机会取代DRAM。

正值NAND Flash产业从传统Floating Gate技术转移到3D NAND Flash技术之际，既有的半导体大厂已面临不少挑战，变量还很多，但这样的转折也给了新进者一个加入战局的机会，当中最大受益者莫过于大陆。

大陆要提升半导体芯片自制率到50%以上，消耗量庞大的存储器芯片绝对是不能缺席的要角，然要抢进已经如此成熟的产业，技术改朝换代之际是最好的时间点，大陆的存储器中心长江存储和武汉新芯就是卡到传统Floating Gate转到

3D NAND Flash技术的转折点，又成功获得飞索（Spansion） Charge trap技术的一臂之力，至少在进入NAND Flash产业的起跑点上，成功弯道超车拿到门票。

飞索和武汉新芯的合作要追溯至过去武汉新芯一直帮飞索代工NOR Flash芯片。在飞索2014年买给Cypress之前，飞索和三星针对Charge trap技术打官司，在和解后三星每年要支付给飞索Charge trap技术的权利金，飞索手上握有此技术算是大赢家，一手向三星收权利金，另一手授权给大陆Charge trap技术。

长江存储预计最快是2017年底量产32层技术的3D NAND，广泛而言落后国际大厂两个世代。

但业界仍是存有疑问，因为3D NAND技术的难度太高，即使是三星、东芝等大厂3D NAND技术问世的时间点都是一再延后，三星的64层技术也要到年底才量产，长江存储/武汉新芯目前是2017年底量产32层技术的3D NAND，但能否用于商用化？以及何时能追上国际大厂的速度，前方挑战还很多。

声明： 本网站原创内容，如需转载，请注明出处；本网站转载内容（文章、图片、视频等资料）的版权归原网站所有。如我们转载或使用了您的文章或图片等资料的，未能及时和您沟通确认的，请第一时间通知我们，以便我们第一时间采取相应措施，避免给双方造成不必要的经济损失或其他侵权责任。如您未通知我们，我们有权利免于承担任何责任。 我们的联系邮箱：news@cecb2b.com。