元器件交易网-中发网全新升级平台
关注我们:
首页 > IC技术 > 集成电路 > 正文

半导体业:EUV降临 台积电追平英特尔

ASML公司的台湾地区销售经理郑国伟透露,第3代极紫外光(EUV)设备已出货6台。郑国伟同时指出,ASML的EUV设备近期取得惊人突破,已有2家客户在以它进行晶圆处理时,测试结果达到每天可曝光超过600片晶圆。

业界消息也印证了郑国伟的讲话:ASML与半导体制造厂共同研发,继7月底英特尔成功利用EUV微影技术,在24小时内完成曝光逾600片晶圆之后,台积电也成功在一天内完成600片晶圆曝光。这个消息在印证郑国伟的讲话的同时,也预示了全球两家顶级大厂未来采用EUV光刻技术,在10nm的量产关键技术选项中几乎同步,或者说台积电在10nm时顺利赶上业界龙头英特尔。

10nm制程的“十字路口”

困局是由于光源的功率不足等原因,导致EUV设备一再被推迟,让业界几乎丧失信心。

众所周知,一直以来半导体业界奉行的宝典是每两年跨上一个工艺台阶,即所谓的0.7×制程理论。打个比方,如果说2011年半导体业界跨上了22nm工艺台阶,那么2013年就是22×0.7=14nm。为什么半导体产业界会义无反顾地去遵循这一规律呢?道理十分清楚,尺寸缩小,在同样的芯片面积上晶体管的密度增加一倍,就相当于每个晶体管成本下降50%。

半导体业:EUV降临 台积电追平英特尔0

但是,半导体业的前进之路到了28nm之后,就发生了变化。当工艺制程进入22nm/20nm时,成本相比28nm不仅没有下降,反而升高。原因是当工艺尺寸缩小到22nm/20nm时,传统的193nm光刻,包括使用浸液式、OPC等技术已经无能为力,必须采用辅助的两次图形曝光技术(Doublepatterning,缩写为DP)。从原理上讲,DP技术易于理解,甚至可以曝光3次、4次。但是这必将带来两大问题:一个是光刻加掩模的成本迅速上升,另一个是工艺的循环周期延长。所以业界心知肚明,在下一代光刻技术EUV尚未成熟之前,采用DP技术是不得已而为之的。

所以全球半导体业界在向14nm制程迈进时,一方面采用DP技术,另一方面为了减少漏电流与功耗,采用新的FinFET结构(注:英特尔在22nm制程时首先采用FinFET工艺)。

至于未来向10nm挺进时,业界一直有争论,一种方案是采用FinFET结构,但是工艺制程上采用DP技术已经不行了,可能必须采用3次或者4次图形曝光技术,另一种方案是等待EUV设备的降临。尽管EUV光刻工艺,从理论上由于曝光波长才13.4nm,在10nm时可以不必采用DP,从而节省成本(注:到了7nm时,即使是EUV也需要采用DP技术)。但是采用EUV相应也会带来产业链的转变,同样非同小可。

之前的困局是由于光源的功率不足等原因,导致EUV设备一再被推迟,让业界几乎丧失信心,都认为在10nm时插入EUV光刻工艺毫无希望,可能要等到7nm。

所以业界把进入10nm工艺制程看做是“站在十字路口”,尽管从技术层面上采用多次DP也能通过,然而从经济角度上讲不一定谁都能够接受。

EUV光刻技术突破意义重大

EUV光刻的导入,将使半导体业界对于10nm工艺制程不再犹豫。

如今,EUV光刻设备取得惊人突破,如果2016年EUV真的能够进入量产,那将对全球半导体业产生巨大影响。

上一页 1 2下一页
买正品元器件就上天交商城!

扫描左侧的二维码

科技圈最新动态一手掌握
每日砸蛋,中奖率100%

责任编辑:常慧思