单片12-Bit的A / D转换器10 MSPS
低噪声：0.26 LSB RMS Referred-to-Input
保证无失码
微分非线性误差：0.5 LSB
Signal-to-Noise失真比：68 dB
无杂散动态范围：75 dB
功耗：1.03 W
完整：片Track-and-Hold放大器和
电压基准
Twos补二进制数据输出
Out-of-Range指标
28-Lead陶瓷无引线芯片DIP或44-Terminal
载波 包装
AD872AJD操作原理
该AD872A是通过使用一个4-stage流水线多闪存架构.放大器的差分输入track-and-hold(THA)收购了输入并将其转换成输入电压差分电流.一个近似的输入4-bit作出由第一个闪速转换器和一个精确的模拟代表性，本tion猜4-bit是由一digital-to-analog con-换器.这种近似减去THA输出产生的剩余部分， 或残留.这种残余然后sam-pled和第二THA,举行一个4-bit逼近产生和第二阶段中扣除.一旦第二THA goes到举行，第一阶段goes回到轨道获得一个新的输入信号.第三阶段提供了一个3-bit ap-近似 /减法运算，并产生最终resi-因为，这是传递给最终4-bit闪速转换器.该15从bits闪光输出转换器4会沉积在人校正逻辑块，这adds一起使用的bits适当的修正算法，输出产生12-bit字.数字输出，再加上超量程指数，是锁存到输出缓冲器来驱动输出pins.
额外THA在每个阶段插入AD872A流水线结构允许的转换.从本质上讲，转换器同时转换多个输入，过程，ing通过转换器链上连载.这意味着而转换器是一个新的输入样本捕获能力每一个时钟周期，它实际上有三个时钟周期为con-版本被完全处理，并在输出端出现.这“流水线延迟”，往往被称为延时，而不是一个con-cern在大多数应用中，但有一些情况下它可能是一个考虑因素.例如，有些应用要求在A / D转换器被放置在一个高速的反馈回路，在它的输入是servoed提供一个理想的结果在digi-tal输出(e.g.,偏移校准或零在视频恢复应用程序).在这种情况下，通过三个时钟周期的延迟管道必须考虑在循环稳定计算使用系统蒸发散.此外，由于该转换器工作在三个凸，sions同时，对部分(如重大破坏大干扰的用品或引用)可能损坏三个数据样品.最后，将有一个最低时钟率低于其中THA下垂破坏管道中的信号.在这个最小的AD872A,时钟频率的情况是10千赫.
高阻抗的差分输入允许AD872A输入多种配置(请参阅应用的AD872A),该AD872A转换之间的电压差VINA和VINBpins.对于单端应用，一个输入引脚(VINAor VINB)可能接地，但即使在这种情况下，不同的，差分输入可提供的性能提升：例如，输入从同轴电缆，V未来INB可连接到屏蔽接地，使AD872A拒绝屏蔽噪音，常见的模式.该装置的小型高输入阻抗mizes外部驾驶要求，并允许用户克斯特-应受选择适当的端接阻抗为申请.
在时钟的AD872A两边的时钟电路在uses内部定时电路(见页规格要求的确切时间，ments).该AD872A采样模拟输入的上升边的时钟输入.在时钟低电平时间(介于上升沿和下降沿的时钟)输入THA是跟踪模式，在时钟的时候它是在举行.系统dis-turbances之前，为了在时钟的上升沿可能导致部分获得了错误的值，应尽量减少.REV的.一虽然uses其边缘部分时间两个时钟，抖动只有一个时钟的上升沿重大问题(见钟输入部分).
AD872AJD参考接地
在REF引脚提供GND同时为参考点参考输入，输出和参考.当内部参考运行时，它会吸引约500µA电流通过参考地的租金，所以低阻抗路径外部常见的是可取的.可以容忍的AD872A相当大的差异文献GND和AGND,最多+1 V,没有任何性能下降.
AD872AJD参考输出
该AD872A的特点是板载，曲率补偿带隙基准源已为绝对激光修整值和温度漂移.在参考输出级被设计为允许外部电容来限制宽带噪声.如图22所示，a 1µF的电容参考输出需要参考输出的稳定性缓冲区.注意：如果使用外部参考可能会变得不稳定有了这个电容，在基准输出噪声约28µVrms在室温下.图23显示典型的温度漂移性能的参考，而Figure 24 illustrates the variation in reference voltage with load电流.输出级的设计提供至少2 mA的外把电流，允许一个单一的参考以驱动多达四AD872As,或其他外部负载.电源抑制参考比–54 dB更擅长dc
版权所有