<strong>CY7C4255V-15ASC功能描述
该CY7C4255/65/75/85V是高速，低功耗，先入与时钟先出（FIFO）记忆读写interfaces.都是18 bits宽，是引脚/功能兼容在CY7C42X5V同步FIFO 系列。该CY7C4255/65/75/85V可以级 联增加FIFO深度。可编程功能包括了几乎全/近空标志。这些FIFO的提供各种各样的解决方案数据缓冲的需求，包括高速数据采集，multipro cessor接口和通讯缓冲。
这些FIFO中有18-bit输入和输出端口是con-受控于独立的时钟和使能信号。输入端口控制一个自由运行的时钟（WCLK）和写使能针（温）。
当温家宝称，数据被写入到FIFO在上升边的WCLK信号。虽然温家宝举行活动，数据continu-盟友写进了每个周期FIFO.输出端口控制在一个自由运行的读时钟（RCLK）及读取类似的方式此外（REN）。使能引脚，该CY7C4255/65/75/85V有输出使能引脚（OE）。读，写时钟可绑一起组成，er单时钟操作或两个时钟可能会运行indepen-判断异步读/写应用程序。时钟频率到67 MHz是可以实现的。
重传和同步几乎全/近空标志功能都可以在这些设备上。
深度扩展是可能使用的级联输入（WXI,RXI），级联输出（WXO, RXO），和第一负荷pins.的（佛罗里达州）WXO和RXO pins连接到WXI和RXI的pins下一个设备，以及WXO和RXO pins最后装置应连接到WXI和RXI pins的第一个装置。在佛罗里达州针在第一个设备连接到VSS佛罗里达州和所有剩余引脚德维克-es应该连接到VCC。
CY7C4255V-15ASC 逻辑框图
·3.3V运作功耗低，易纳入低电压系统
·高速，低功耗，首次（FIFO）先出回忆
·8K x 18 （CY7C4255V）
·16K x 18 （CY7C4265V）
·32K x 18 （CY7C4275V）
·64K x 18 （CY7C4285V）
·0.35微米CMOS以获得最佳速度/功率
·高速100-MHz操作（10-ns读/写周期倍）
·低功耗
—STC= 30 mA
—ISB= 4 mH
·完全异步和同步读写操作
·空，满，半满，可编程几乎空and Almost Full status flags
·重发功能
·输出使能引脚（OE）
·独立的读，写使能pins
·支持自由运行50%占空比的时钟输入
·宽度扩展能力
·深度扩展能力
·64-pin 10x10 ICQFP
·引脚兼容的密度升级到CY7C42X5V-ASC家庭
·引脚兼容3.3V解CY7C4255/65/75/85
版权所有