ATMEGA8L-8AU技术资料元器件交易网

　　综述

　　方框图

　　ATMEGA8L-8AU 是基于增强的 AVR RISC 结构的低功耗 8 位 CMOS微控制器。由于其先进的指令集以及单时钟周期指令执行时间， ATmega8 的数据吞吐率高达 1 MIPS/MHz，从而可以缓减系统在功耗和处理速度之间的矛盾。

　　Figure 1. 结构框图

　　AVR 内核具有丰富的指令集和 32 个通用工作寄存器。所有的寄存器都直接与算逻单元(ALU) 相连接，使得一条指令可以在一个时钟周期内同时访问两个独立的寄存器。这种结构大大提高了代码效率，并且具有比普通的 CISC 微控制器最高至 10 倍的数据吞吐率。ATmega8 有如下特点 :8K 字节的系统内可编程 Flash( 具有同时读写的能力，即 RWW)，512 字节 EEPROM，1K 字节 SRAM，32 个通用 I/O 口线，32 个通用工作寄存器，三个具有比较模式的灵活的定时器 / 计数器 (T/C), 片内 / 外中断，可编程串行 USART，面向字节的两线串行接口， 10 位 6 路 (8 路为 TQFP 与 MLF 封装 )ADC，具有片内振荡器的可编程看门狗定时器，一个 SPI.html" target="_blank">SPI 串行端口，以及五种可以通过软件进行选择的省电模式。工作于空闲模式时 CPU 停止工作，而 SRAM、 T/C、SPI 端口以及中断系统继续工作;掉电模式时晶体振荡器停止振荡，所有功能除了中断和硬件复位之外都停止工作;在省电模式下，异步定时器继续运行，允许用户保持一个时间基准，而其余功能模块处于休眠状态; ADC 噪声抑制模式时终止 CPU 和除了异步定时器与 ADC 以外所有 I/O 模块的工作，以降低 ADC 转换时的开关噪声; Standby 模式下只有晶体或谐振振荡器运行，其余功能模块处于休眠状态，使得器件只消耗极少的电流，同时具有快速启动能力。本芯片是以 Atmel 高密度非易失性存储器技术生产的。片内 ISP Flash 允许程序存储器通过 ISP 串行接口，或者通用编程器进行编程，也可以通过运行于 AVR 内核之中的引导程序进行编程。引导程序可以使用任意接口将应用程序下载到应用 Flash 存储区 (ApplicationFlash Memory)。在更新应用Flash存储区时引导Flash区(Boot Flash Memory)的程序继续运行，实现了 RWW 操作。通过将 8 位 RISC CPU 与系统内可编程的 Flash 集成在一个芯片内， ATmega8 成为一个功能强大的单片机，为许多嵌入式控制应用提供了灵活而低成本的解决方案。ATmega8 具有一整套的编程与系统开发工具，包括：C 语言编译器、宏汇编、程序调试器 / 软件仿真器、仿真器及评估板。

　　ATMEGA8L-8AU 引脚说明

　　VCC 数字电路的电源

　　GND 地

　　端口 B(PB7..PB0)XTAL1/XTAL2/TOSC1/TOSC2

　　端口 B 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口 B 处于高阻状态。通过时钟选择熔丝位的设置， PB6 可作为反向振荡放大器或时钟操作电路的输入端。通过时钟选择熔丝位的设置 PB7 可作为反向振荡放大器的输出端。若将片内标定 RC 振荡器作为芯片时钟源，且 ASSR 寄存器的 AS2 位设置，PB7..6 作为异步 T/C2 的 TOSC2..1 输入端。

　　端口 C(PC5..PC0)

　　端口 B 的其他功能见 P 55“ 端口 B 的第二功能 ” 及 P 22“ 系统时钟及时钟选项 ” 。端口 C 为 7 位双向 I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口 C 处于高阻状态。

　　PC6/RESET

　　若 RSTDISBL 熔丝位编程， PC6 作为 I/O 引脚使用。注意 PC6 的电气特性与端口 C 的其他引脚不同 若 RSTDISBL 熔丝位未编程， PC6 作为复位输入引脚。持续时间超过最小门限时间的低电平将引起系统复位。门限时间见 P 35Table 15 。持续时间小于门限时间的脉冲不能保证可靠复位。

　　端口 D(PD7..PD0)

　　端口 D 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口 D 处于高阻状态。端口 D 的其他功能见后。

　　RESET

　　复位输入引脚。持续时间超过最小门限时间的低电平将引起系统复位。门限时间见 P35Table 15 。持续时间小于门限时间的脉冲不能保证可靠复位。

　　AVCC

　　AVCC 是 A/D 转换器、端口 C (3..0) 及 ADC (7..6) 的电源。不使用 ADC 时，该引脚应直接与VCC 连接。使用 ADC 时应通过一个低通滤波器与 VCC 连接。注意，端口 C (5..4) 为数字电源， VCC。

　　AREF

　　A/D 的模拟基准输入引脚。

　　ADC7..6(TQFP 与 MLF 封装 )

　　TQFP与MLF封装的ADC7..6作为A/D转换器的模拟输入。为模拟电源 且作为10位ADC通道。

　　ATMEGA8L-8AU 代码例子

　　本数据手册包含了一些简单的代码例子以说明如何使用芯片各个不同的功能模块。这些例子都假定在编译之前已经包含了正确的头文件。有些 C 编译器在头文件里并没有包含位定义，而且各个 C 编译器对中断处理有自己不同的处理方式。请注意查阅相关文档以获取具体的信息。

　　北京格尔宏达电子销售中心三极管(晶体管)> 主营特色：爱特梅尔,场效应管(模块),微芯等飞思卡尔全线经销